估算VHDL实现所需的面积
我有一些VHDL文件,可以在Debian上用
ghdl
进行编译。某些文件已经对相同的文件进行了改编,以实现ASIC。一种算法有一个“大面积”实现和一个“紧凑”实现。我想写更多的实现,但是要评估它们,我需要能够比较不同实现需要占用多少空间。
我想在不安装任何专有编译器或任何硬件的情况下进行评估。足够的评估标准是对GE(门等效)面积或某些FPGA实现所需的逻辑片数量的估计。
没有找到相关结果
已邀请:
2 个回复
谦响局豢报
骇毖煽洁铂
会为您提供初始估计。 当然,设计特性有很大的影响。对于面向数据路径的设计,组合区域将相对较大。对于面向控制的设计,情况恰恰相反。对于标准单元设计,顺序区域可能会更小,因为FF效率更高。对于时序关键型设计,由于综合工具进行了时序优化,因此组合面积可能会更大。 因此,剩下的问题是找出适合您的设计类型和目标技术的乘数因子。该策略可以是进行一些实验,或者查看先前的设计结果,或者询问其他内容。从那时起,估算就是将代码中已知的#FF与该系数相乘。